產品目錄

首頁 > 技術文章 > PCI-E總線數據采集卡采樣時鐘設置范圍的分段分析
PCI-E總線數據采集卡采樣時鐘設置范圍的分段分析
發布時間:2018-07-26   點擊次數:213次
1.1 PCI-E總線數據采集卡的結構
PCI-E總線數據采集卡的主要技術指標如下:4個單端模擬通道,4通道同時采樣,每個通道采樣率為100sps-8Msps可任意設定,分辨率為12bit。為了實現采集數據的實時存儲,采用了PCI總線與主機接口。
4個通道的輸入模擬信號經過緩沖放大和抗混迭濾波器后分別送入4片ADC中,由采樣時鐘發生器產生的采樣時鐘控制對模擬信號進行采樣、保持和量化,輸出的4路12bit數據復用為一路32bit數據送入FPGA中緩存并打包成幀并加入幀號等信息。成幀后的數據受主機端程序控制,通過PCI接口控制器經PCI總線送入主存中,根據需要進行處理或存盤,從而完成數據采集過程。
1.2PCI-E總線數據采集卡元器件的選用
ADC采用了模擬器件公司(ADI)的AD9220子區式高速ADC,分辨率為12bit,采樣率最高為10Msps,片內帶有高速低噪聲采樣保持放大器和電壓參考源,可以簡化設計。采集卡中所有的控制和時序邏輯全部由一片FPGA實現,綜合考慮規模、速度、功耗等因素,選用了Xilinx公司的XCS30。該器件為Spartan系列FPGA,成本低速度快,可用邏輯門數為30000門。采樣時鐘發生器中DDS器件選用ADI的AD9830單片DDS集成電路,其最高時鐘頻率為50MHz,內置10bit D/A變換器,頻率控制字長32bit,頻率分辨率可達0.005Hz,完全滿足本設計的需要。PCI總線控制器選用了Cypress公司的CY7C09449(PCI-DP),其特點是接口方式靈活,具備PCI總線Master能力,可以實現與主存或其他Slave設備的DMA傳輸,這對保證實時高速數據采集是十分必要的。
2、提高PCI-E總線數據采集卡性能的措施
2.1采樣時鐘發生器中低通濾波器的設計
低通濾波器的性能對保證采樣時鐘具有較低的jitter非常關鍵,因此在本設計中采用了7階橢圓低通濾波器。為了避免引入有源器件自身電噪聲,濾波器全部采用無源器件構成,濾波器對帶外噪聲抑制比約為-60dB。
濾波器的輸入阻抗和輸出阻抗均為100Ω,高于AD9830典型應用場合的50Ω,同時適當調整AD9830外接的電流設置電阻使得輸出電流增大。這樣可以增大輸出信號電壓范圍,提高信號擺率(Slew Rate),有助于降低整形后時鐘信號的jitter。此外,圖5中以R17和R18的中點電平作為比較器的門限,這樣可以保證整形后信號的占空比為50%。
2.2PCI-E總線數據采集卡采樣時鐘設置范圍的分段
為了能產生較高頻率(8MHz)的采樣時鐘,在時鐘發生電路中使用了高速比較器MAX9010,其傳播延遲僅5ns。當DDS輸出信號頻率較低的時候,信號在比較門限電平附近擺率過低,容易造成比較器多次翻轉。雖然在后面的邏輯中采用了數字低通濾波器可以有效的去除這種干擾,但是仍然會引入jitter,使得采集系統性能劣化。
為此,在圖三的結構中,比較器整形后的時鐘信號又通過一個可編程分頻器。根據需要的采樣率分段設置DDS輸出頻率,同時為分頻器設置相應的分頻比從而產生最終的采樣時鐘。設需要的采樣時鐘頻率為,DDS輸出頻率為,分頻比為N,則有:
上述方案在實踐中被證明是非常有效的。經過分頻器輸出的時鐘穩定可靠,實測jitter不超過3ns,滿足數據采集系統的要求。
2.3PCI-E總線數據采集卡的緩存和傳輸
PCI-E總線數據采集卡以最高采樣率8Msps工作時,4個通道的數據打包成幀后加上幀號等其他信息,總的數據通過率約為50MBytes/s。
在采集卡上用PCI-DP的16KB雙口RAM對數據幀進行緩存,同時通過PCI總線將數據傳送到主存中
數據先被存入Bank A,待存滿后繼續存入Bank B,同時向主機發出中斷;主機端的中斷服務程序啟動DMA傳輸,將Bank A中的數據傳輸到主存中,待Bank B存滿后數據又存到Bank A中,同時將Bank B中的數據傳到主存;這樣輪流進行,直到采集任務完成。
2.4多種觸發方式的實現
為了適應盡可能多的測量要求, 數據采集卡應當具靈活的可編程觸發方式。在本設計中,除了可以通過主機端軟件控制的定時觸發等方式外,還可以方便的在程序中設定通過外部觸發源的電平或上升/下降沿進行觸發。通過采集卡控制邏輯中的定時器可以實現以20ns的步長設置的最長達85秒的延時觸發,以及每通道最多2K采樣點的超前觸發。各種觸發方式及相應的控制和時序邏輯均使用Verilog語言設計并在FPGA中實現。 
塞班岛sbd贵宾会 罗田县 舒城县 赤城县